運用展頻時脈技術減少電磁干擾並改善訊號完整性
運用展頻時脈技術減少電磁干擾並改善訊號完整性
Silicon Labs應用工程部經理Jeffrey Batchelor、資深應用工程師Jimmy Ma
電磁干擾（EMI）曾經是設計人員處理高速訊號時特別重視的關鍵考量，現在已不僅僅局限於少數的高階應用。隨著半導體技術不斷創新，低成本、高效能系統晶片（SoC）、微控制器（MCU）、處理器、數位訊號處理器（DSP）、電磁干擾（EMI）曾經是設計人員處理高速訊號時特別重視的關鍵考量，現在已不僅僅局限於少數的高階應用。隨著半導體技術不斷創新，低成本、高效能系統晶片（SoC）、微控制器（MCU）、處理器、數位訊號處理器（DSP）、特定應用積體電路（ASIC）、現場可編程邏輯閘陣列（FPGA）以及類比/數位轉換器（ADC）皆已面市。然而，用於驅動這些積體電路（IC）的高速時脈訊號將衍生更多的EMI，這便為消費電子、企業、通訊以及嵌入設備的設計人員帶來了更多挑戰。
遺憾的是，EMI問題並不僅僅局限於時脈，諸如資料匯流排、連接器和網路介面等使用資料傳輸和高速訊號的設備也會產生有害的EMI。同時EMI也是數位電源所關注的問題，這些電源透過採用高頻開關提升效率。隨著產品的汰換更新，情況變得越來越糟，時脈速度的提升和電源電壓的降低，降低了產品的整體雜訊容忍度。如果對此置之不理，這些高頻訊號及其諧波（見圖1）產生的峰值能量將會超過FCC規範A類和B類第15部分中有關EMI的限制，同時也會延遲產品上市時間。這些問題，連同更短設計週期、批量生產市場對成本敏感性的增加以及更短的產品生命週期，都會使得開發人員在有限時間內開發出高品質產品時面臨諸多挑戰。
圖1. 10MHz下載波和諧波功率與輸出驅動強度的對比
（範例：Silicon Labs Si5350/51時脈IC）
電磁干擾（EMI）
任何在電場內移動或變化的電荷都會產生電磁輻射，輻射強度與速度和變化大小成正比。有時電磁波發射是有其目的，例如透過手機天線傳輸資料；但許多數位系統如PC、PDA、智慧型手機、印表機和掃描器皆會產生有害的輻射，並干擾附近電路。在這些系統內部，週期性時脈訊號是EMI輻射的主要來源。
基本正弦波頻率的基頻和基頻的奇數倍頻（例如諧波）構成方波。諧波頻率決定輻射頻譜的頻率，同時驅動大小決定頻寬或每個諧波的輻射強度。因此，EMI輻射隨著邊緣速度（上升和下降時間）和驅動大小的提升而增加。
遮罩是眾所周知防止EMI產生的好方法，它可以把EMI抑制在系統內部，使用接地遮罩可完全或部分覆蓋輻射排放。在較強的輻射系統中，遮罩是一種非常有效的方法。對於許多系統而言，尤其是可攜式和手持式產品，遮罩或許是降低EMI輻射最理想的方法。然而，遮罩不僅增加了系統尺寸、重量和成本（這些因素在許多應用中有嚴格要求），同時也大幅增加了勞動成本。
減少時脈和時序訊號產生EMI輻射的另一種廣泛的使用方法是，使用低通濾波器消除其產生的高次諧波。具體來說，採用這種方法可以降低訊號升降時間，從而減少EMI輻射。但是這一技術在高速系統中通常是不可行的，因為透過濾波來降低升降時間的同時也會降低關鍵建立時間和保持時間的容忍度，增加訊號過衝、下衝和振鈴數量，同時也會增加時脈對其他干擾源的靈敏度，所有這些因素皆會對抖動效能造成影響。
濾波的另外一個主要問題是它不是系統層級的，僅能產生有限且局部的影響。這就意味著，即使已降低了系統中的某個節點輻射的排放，但其他節點的輻射並不會降低。因此，輻射總體降低的程度不高，如要解決所有EMI輻射源問題，需要有更好的技術。
展頻時脈技術
雖然EMI產生的基本原理相對容易理解，但由於不易預測的模型和複雜的參數，精確模擬整個系統是困難、耗時且容易出錯。與其嘗試調整現有EMI到可接受水準，倒不如在一開始就採用最有效的設計策略以確保減少EMI的引入。另外，從源頭上消除EMI意味著改善整個系統而不僅僅是在放置濾波器的局部產生更好的訊號完整性。
控制並降低EMI的最有效的方法之一是採用展頻時脈產生器（SSCG）技術。展頻技術不是保持一個固定頻率，而是使用低頻率訊號調變系統時脈，產生一個具有邊帶諧波的頻譜。透過把窄頻時脈調變為更寬的頻譜，基頻和諧波的峰值頻譜能量可同時得到降低（見圖2）。調頻頻率（FM）一般介於30-33 kHz之間，其幅度大到足夠能擴展能量到音訊頻率上，也足夠小到可避免在系統中產生定時和追蹤問題。
圖2. SSCG時脈在任意單一頻率下降低EMI
從本質上來說，SSCG時脈IC透過線性增加或降低時脈頻率而增大了可控抖動。然而儘管展頻訊號內總輻射能量與未調變的訊號相同，但是由於頻譜被分散到更多頻率上，頻譜份量的強度相對較低。因此，開發人員能夠把EMI降低到所需的水準。此外，SSCG技術在降低EMI的同時並沒有降低時脈訊號品質，可以從測試週期抖動和週期間抖動得出這一結論（見圖3）。
圖3. SSCG時脈使週期和週期間抖動最小
我們假設使用32kHz非線性頻率調變66.666MHz的系統時脈。由於該調變是以系統時脈頻率為中心（此範例中為66.666 MHz），因此被稱為中心展頻調變。使用±1.5%頻率調變限制的相同時脈所產生的EMI減少量（與未調變系統時脈相比），可透過基頻和三次諧波展示。更改配置可瞭解EMI是如何被消減的，例如對於基頻和三次諧波來說，採用三角配置的±1.5%中心展頻與66.666MHz相同時脈上產生的相對EMI減少量是不同的。
與其他降低EMI的方法相比，展頻時脈產生器能夠使整個系統的EMI大幅降低。具體而言，因為所有時脈和時序訊號來源於同一個被調變的SSCG時脈，調變比例相同（包括匯流排和連接器），因此SSCG技術降低了整個系統的EMI，而不僅在局部電路。對於大多數應用來說，在初期設計階段給予系統展頻時脈選擇，可免去後期因需要降低EMI而採取的補救措施。
可編程展頻
為系統調整固定功能的時脈產生器通常需要匹配的類比元件。與其更換不同的類比元件以便優化匹配系統和降低EMI，倒不如選擇可編程時脈產生器，透過簡單配置不同時脈參數即可優化客製的時脈輸出，並匹配所需的應用效能（見表1）。這種方法消除了手動調諧系統所需的複雜計算，簡化了開發過程。可編程時脈元件也可以輕鬆快速的適應設計中影響時脈參數的變化，以降低開發人員的設計風險。
表1. Silicon Labs SL15100 SSCG可編程時脈參數
時脈訊號完整性的關鍵因素之一是電路板線路配置和驅動負載到時脈驅動器的阻抗匹配。阻抗匹配能確保時脈訊號不受驅動時脈訊號的過衝或下衝以及振鈴所造成的影響。可編程時脈可以實現此一目標，透過調整每個時脈輸出驅動器的阻抗大小，確保與不同負載阻抗大小的優化配置。可編程時脈驅動強度允許開發人員分別為每個輸出進行負載阻抗匹配，以獲取相匹配的阻抗大小，基於系統測量出的實際大小優化訊號的完整性。此外，在可接受的訊號完整性限制內，可編程驅動電平可以用於控制時脈訊號上升和下降時間，在可接受的訊號完整性限制下降低速度。透過降低訊號的總體高頻諧波含量，進一步降低EMI輻射。
靈活的可編程時脈頻率調變也簡化了電磁相容性（EMC）測試。由於頻率調變可以變化（例如，Silicon Labs SL15100 SSCG時脈IC的頻率調變範圍是0%-5%），因此在設計和測試過程中，可輕而易舉地進行相容性測試。這種可編程能力使得在設計階段初期即可進行驗證回饋，免除了設計後期修改所需的成本，可避免產品的設計延宕，大幅縮短了產品上市時程。
輻射在可接受的範圍內、且產品滿足EMC要求的系統開發人員也能夠從展頻時脈產生器的使用中獲益。例如，許多大量生產的消費產品，例如噴墨/多功能印表機或PDA採用多層電路板以增加訊號容差。如果將SSCG時脈應用於此類設計，通常能夠降低輻射水準，甚至能夠使用更少層數的電路板實現系統，進而大幅縮減成本。
時序選項
系統開發人員可在多種為降低EMI而優化的通用型、低電壓的CMOS時脈IC中進行選擇。例如，Silicon Labs的Si5350/51時脈IC（見圖4）可編程時脈解決方案，最多可支援8路輸出，頻率範圍最大150MHz，適用於大量和對成本敏感的應用，例如數位相機、印表機、顯示卡、機上盒、HDTV（高畫質電視）和家庭閘道等。這些時脈元件通常具有較低功耗（26mA核心功耗），相較於其他時脈技術具較小的電路板空間（4.0mm x 4.0mm封裝尺寸），且每個輸出頻率支援獨立的SSC（頻譜擴展控制）控制（即開/關）。
圖4. Silicon Labs Si5350/51可編程通用時脈IC
可為特定互連標準而優化的時脈產生器也是可選擇的，例如PCI Express時脈IC。其有兩種產品可供選擇：固定功能時脈以及工廠客製化時脈，這些元件符合PCI Express Gen1、Gen2和Gen3標準，適用於消費性、伺服器、儲存、醫療和測試設備等應用中。PCI Express時脈也支援PCI Express標準規定的SSC。
同時，開發人員也可以針對處理器選擇特定的時脈產生器。例如，x86低功耗替代時脈為基於x86的嵌入式應用提供低功耗下運行。這些應用包括儲存、刀鋒伺服器、機上盒、醫療、測試設備以及家庭和工業自動化應用等。由於針對基於x86應用進行了優化，因此所提供的整合性免除了多種板卡元件，例如外部電阻和電平轉換器，進而降低了系統成本。
同時，開發人員應意識到，在整個系統中分配時脈訊號時，時脈分配元件可用來減少EMI。這些時脈分配元件能夠追蹤頻譜擴展，能夠傳輸它到分別的時脈上。諸如零延時LVCMOS和PIC Express扇出緩衝器等元件可適用於伺服器、路由器和交換機；同時溫度控制的XO（TCXO）扇出緩衝器可適用於智慧型手機、平板電腦和其他可攜式系統，提供優越的頻率控制解決方案。
許多EMI消減措施和時序特性可以整合到SSCG（展頻時脈產生器）元件來獲取更高效能。有些時脈支援多路輸出，大多數時脈具有可選頻譜擴展時脈功能的多路PLL（鎖相環），開發人員可整合關鍵元件，例如緩衝器和電平轉換器。例如，Silicon Labs的SL15100時脈IC具有一個PLL時脈倍頻器、內置頻率分頻器和開關電路，提供兩路輸出；而SL28PCle30元件功能更多，最多可提供9路輸出。基於一階晶體（first-order crystal）的多輸出時脈，每個時脈都有各自的可編程範圍，無需多種不同的晶體或晶體振盪器，因而大幅降低了BOM成本，縮小了電路板尺寸。對於可攜式設備，使用可編程的SSCG時脈IC與傳統時脈拓撲相比可改善功耗，延長電池壽命。
對於大量應用市場來說，開發人員可以建立客製的時脈元件去優化抖動效能、功能及成本。例如，為了加速設計時程，Silicon Labs提供基於Web的線上ClockBuilder工具(www.silabs.com/ClockBuilder)，簡化時脈產品選擇和元件配置的流程，且無論是否具有SSC都允許客戶客製化時脈產品以因應不同的應用。
總結
評估及模擬EMI輻射是相當複雜的過程。透過簡單的電路配置調整、上升/下降時間，以及採用展頻時脈技術，無需複雜的分析和模擬，開發人員就可以將輻射功率降低到滿足大多數應用所需的水準。
SSCG時脈IC在源頭上消除EMI，提供了一種具成本效益的管理EMI方法。SSCG元件具有高整合度和靈活的時序參數，能夠簡化系統設計、免除了許多高成本的離散元件，同時提升了效能、減少了電路板面積以縮短產品上市時間。
本文曾刊載於<<新電子>>
|
